您当前所在位置: 首页 > 首发论文
动态公开评议须知

1. 评议人本着自愿的原则,秉持科学严谨的态度,从论文的科学性、创新性、表述性等方面给予客观公正的学术评价,亦可对研究提出改进方案或下一步发展的建议。

2. 论文若有勘误表、修改稿等更新的版本,建议评议人针对最新版本的论文进行同行评议。

3. 每位评议人对每篇论文有且仅有一次评议机会,评议结果将完全公示于网站上,一旦发布,不可更改、不可撤回,因此,在给予评议时请慎重考虑,认真对待,准确表述。

4. 同行评议仅限于学术范围内的合理讨论,评议人需承诺此次评议不存在利益往来、同行竞争、学术偏见等行为,不可进行任何人身攻击或恶意评价,一旦发现有不当评议的行为,评议结果将被撤销,并收回评审人的权限,此外,本站将保留追究责任的权利。

5. 论文所展示的星级为综合评定结果,是根据多位评议人的同行评议结果进行综合计算而得出的。

勘误表

上传勘误表说明

  • 1. 请按本站示例的“勘误表格式”要求,在文本框中编写勘误表;
  • 2. 本站只保留一版勘误表,每重新上传一次,即会覆盖之前的版本;
  • 3. 本站只针对原稿进行勘误,修改稿发布后,不可对原稿及修改稿再作勘误。

示例:

勘误表

上传勘误表说明

  • 1. 请按本站示例的“勘误表格式”要求,在文本框中编写勘误表;
  • 2. 本站只保留一版勘误表,每重新上传一次,即会覆盖之前的版本;
  • 3. 本站只针对原稿进行勘误,修改稿发布后,不可对原稿及修改稿再作勘误。

示例:

上传后印本

( 请提交PDF文档 )

* 后印本是指作者提交给期刊的预印本,经过同行评议和期刊的编辑后发表在正式期刊上的论文版本。作者自愿上传,上传前请查询出版商所允许的延缓公示的政策,若因此产生纠纷,本站概不负责。

发邮件给 王小芳 *

收件人:

收件人邮箱:

发件人邮箱:

发送内容:

0/300

论文收录信息

论文编号 202603-129
论文题目 三维沟槽阵列 MOS 电容结构的电容特性仿真研究
文献类型
收录
期刊

上传封面

期刊名称(中文)

期刊名称(英文)

年, 卷(

上传封面

书名(中文)

书名(英文)

出版地

出版社

出版年

上传封面

书名(中文)

书名(英文)

出版地

出版社

出版年

上传封面

编者.论文集名称(中文) [c].

出版地 出版社 出版年-

编者.论文集名称(英文) [c].

出版地出版社 出版年-

上传封面

期刊名称(中文)

期刊名称(英文)

日期--

在线地址http://

上传封面

文题(中文)

文题(英文)

出版地

出版社,出版日期--

上传封面

文题(中文)

文题(英文)

出版地

出版社,出版日期--

英文作者写法:

中外文作者均姓前名后,姓大写,名的第一个字母大写,姓全称写出,名可只写第一个字母,其后不加实心圆点“.”,

作者之间用逗号“,”分隔,最后为实心圆点“.”,

示例1:原姓名写法:Albert Einstein,编入参考文献时写法:Einstein A.

示例2:原姓名写法:李时珍;编入参考文献时写法:LI S Z.

示例3:YELLAND R L,JONES S C,EASTON K S,et al.

上传修改稿说明:

1.修改稿的作者顺序及单位须与原文一致;

2.修改稿上传成功后,请勿上传相同内容的论文;

3.修改稿中必须要有相应的修改标记,如高亮修改内容,添加文字说明等,否则将作退稿处理。

4.请选择DOC或Latex中的一种文件格式上传。

上传doc论文   请上传模板编辑的DOC文件

上传latex论文

* 上传模板导出的pdf论文文件(须含页眉)

* 上传模板编辑的tex文件

回复成功!


  • 0

三维沟槽阵列 MOS 电容结构的电容特性仿真研究

首发时间:2026-03-16

陈诗宇 1   

2001-,女,硅电容

程绍敬 1    马浩然 1   

1991-,女,硕导,封装

吴继伟 2    张贺秋 1    梁红伟 1   
  • 1、大连理工大学集成电路学院,大连,116600
  • 2、大连达利凯普科技股份公司

摘要:为提高硅基电容器的单位面积电容密度,开展三维沟槽阵列 MOS 电容结构的数值仿真研究。以平行板 MOS 电容为对照结构,利用 Sentaurus TCAD 平台构建 PolySi/HfO2/Si 器件模型,并通过参数化方法建立三维圆孔阵列沟槽 MOS 电容结构。在统一工艺参数条件下,对两种结构进行低频 C-V 特性仿真,同时系统分析沟槽深度H、介质层厚度t 及沟槽半径R 等关键结构参数对单位面积电容密度的影响规律。仿真结果表明,相比传统平行板 MOS 电容结构,三维沟槽阵列结构通过增加侧壁有效电极面积,可显著提升电容密度,在H=3μm、t=15nm、R=0.3μm 条件下,电容密度由 14.83 nF/mm2 提升至 115.89 nF/mm2。进一步研究发现,增大沟槽深度和减小介质层厚度均可明显提高电容密度,而在保持阵列周期比例关系 P=3R 条件下,减小沟槽半径有利于提高阵列填充率,从而提升单位面积电容性能。研究结果表明,三维沟槽阵列结构在提高硅基电容器电容密度方面具有显著优势,可为高密度集成电容器的结构设计与优化提供理论参考。

关键词: 微电子学 MOS电容 三维沟槽结构 电容密度 Sentaurus TCAD

For information in English, please click here

Simulation Study on Capacitive Characteristics of Three-Dimensional Trench Array MOS Capacitor Structure

Chen Shiyu 1   

2001-,女,硅电容

Cheng Shaojing 1    Ma Haoran 1   

1991-,女,硕导,封装

Wu Jiwei 2    Zhang Heqiu 1    Liang Hongwei 1   
  • 1、School of Integrated Circuit, Dalian University of Technology, Dalian, 116600
  • 2、Dalian Dalikepu Technology Co., Ltd.

Abstract:To improve the capacitance density per unit area of silicon-based capacitors, a numerical simulation study of a three-dimensional trench array MOS capacitor structure was conducted. Using a parallel-plate MOS capacitor as a control structure, a PolySi/HfO?/Si device model was constructed using the Sentaurus TCAD platform, and a three-dimensional circular aperture array trench MOS capacitor structure was established using a parametric method. Under unified process parameters, low-frequency C-V characteristic simulations were performed on both structures. Simulation results also systematically analyzed the influence of key structural parameters such as trench depth H, dielectric layer thickness t, and trench radius R on the capacitance density per unit area. The simulation results show that compared to the traditional parallel-plate MOS capacitor structure, the three-dimensional trench array structure significantly improves the capacitance density by increasing the effective electrode area on the sidewalls. Under the conditions of H=3μm, t=15nm, and R=0.3μm, the capacitance density increases from 14.83 nF/mm2 to 115.89 nF/mm2. Further research revealed that increasing the trench depth and decreasing the dielectric layer thickness both significantly improve capacitance density. While maintaining the array period ratio P=3R, reducing the trench radius is beneficial for increasing the array fill rate, thereby enhancing capacitance performance per unit area. The results demonstrate that three-dimensional trench array structures have significant advantages in improving the capacitance density of silicon-based capacitors, providing a theoretical reference for the structural design and optimization of high-density integrated capacitor.

Keywords: Microelectronics MOS capacitors three-dimensional trench structure capacitance density Sentaurus TCAD

Click to fold

点击收起

基金:

论文图表:

引用

导出参考文献

.txt .ris .doc
陈诗宇,程绍敬,马浩然,等. 三维沟槽阵列 MOS 电容结构的电容特性仿真研究[EB/OL]. 北京:中国科技论文在线 [2026-03-16]. https://www.paper.edu.cn/releasepaper/content/202603-129.

No.****

动态公开评议

共计0人参与

动态评论进行中

评论

全部评论

0/1000

勘误表

三维沟槽阵列 MOS 电容结构的电容特性仿真研究